课程文献中心 更多>>

关键词： 功率MOSFET   第三代   通道   导通电阻   Inc   器件   封装  

摘要： Vishay Intertechnology，Inc发布采用其新型P通道TrenchFET第三代技术的首款器件Si7137DP，该20VP通道MOSFET采用S0—8封装，具备业内最低的导通电阻。

关键词： 功放电路   MOSFET   验证   制作   实录   驱动   运放   松  

摘要： 2、电路验证与修改 对于还不完全清楚其“底细”的电路，实际制作之前先验证一下电路的性能虽然免不了烦琐甚至失败的考验，但最终会换来宝贵的经验及真正组装时的自信和轻松。

关键词： 《焦耳定律》   教学尝试   公式推导   物理图景   物理知识   欧姆定律   物理思维   问题讨论  

摘要： 焦耳定律的内容是电流流过导体产生的热量的计算方法（Q=I^2Rt）。这个公式是从电功表达式P=UI和欧姆定律I=U/R两个公式推导而来，从公式到公式，很容易让学生把物理当成数学来学习，脱离实际，不能够在大脑中建立实际的物理图景，这样也就难以接受物理知识、形成物理思维。笔者在教授《焦耳定律》的时候，通过牛活导入、问题讨论、实验质疑、理论分析、思考巩固五步来展开教学，努力使知识生活化，课堂生动化，取得了理想的效果。

关键词： MOSFET   驱动器   电源效率   SDRAM   集成型   小封装   CPU   服务器  

摘要： 瑞萨推出采用6mm×6mm小封装的集成型驱动器MOSFET。R2J20651NP设计用于电脑或服务器中的CPU和DDR类SDRAM电源，可实现96．5％的最高电源效率。

关键词： 汽车线路   电压降   检测   电路连接   搭铁不良   欧姆定律   接触不良   电阻  

摘要： 所谓电压降，是指电流流通时，在电阻两端形成的电位差。根据欧姆定律U＝R×I，当电路的电流一定时，电压与电阻成正比，即在大阻值电阻上形成的电压降大，在小阻值电阻上形成的电压降小。线路上电压降的产生，主要有导线固有的电阻（特别是线径过小时）和电路连接端（包括搭铁端）接触不良等2种原因。在维修实践中。由于电路连接不实和搭铁不良引起的电压降比较常见。

关键词： 伏安法测电阻   欧姆定律   电压表   电流表   变形式  

摘要： 1．伏安法 原理用电压表测出电阻两端的电压，用电流表测出通过电阻的电流，根据欧姆定律的变形式R＝U/I计算电阻．

关键词： MOSFET   自保护   空间   板   功率密度   散热性能   导通电阻   额定电流  

摘要： ZXMS6004FF是一款完全自保护式低压侧MOSFET，采用2．3mm×2．8mm扁平SOT23F封装，与正在使用的7．3mm×6．7mm SOT223封装的元件相比节省了85％的占板空间。虽然SOT23F的扁平封装体积小巧，但其卓越的散热性能可使ZXMS6004FF提供三倍于同类较大封装元件的封装功率密度。这款最新IntelliFET的导通电阻为500mΩ，连续额定电流为1A，

关键词： 同步降压控制器   电流限制   低成本   DC   MOSFET   高可靠性系统   输出电压   输入电压  

摘要： MAXIM推出低成本、DC—DC同步降压控制器MAX15026，能够驱动外部MOSFET输出高达25A的电流。该器件工作于4．5V-28V宽输入电压范围，集成了精度为±1％的电压基准，可提供O．6V至输入电压的85％范围内的高精度输出电压。器件的开关频率（200kHz～2MHz）、外部补偿网络及电流限制均可调节，在空间、性能和成本方面优化设计。MAX15026具有优异的性能，用于高可靠性系统，如电信、网络和服务器设备。同时，器件的性价比极高，可用于机顶盒和电源模块。

关键词： 沟道   MOSFET   NEC   电子   轻子  

关键词： 半导体技术   场效应晶体管   MOSFET   电路延迟  

摘要： The performance of a partially depleted silicon-on-insulator (PDSOI) dynamic threshold MOSFET (DT- MOS) is degraded by the large body capacitance and body resistance. Increasing silicon film thickness can reduce the body resistance greatly,but the body capacitance also increases significantly at the same time. To solve this problem,a novel SOI DTMOSFET structure (drain/source-on-local-insulator structure) is proposed. From ISE simulation,the improvement in delay,obtained by optimizing p-n junction depth and silicon film thickness,is very significant. At the same time,we find that the drive current increases significantly as the thickness of the silicon film increases. Furthermore,only one additional mask is needed to form the local SIMOX,and other fabrication processes are fully compatible with conventional CMOS/SOI technology.