课程文献中心 更多>>

关键词： 碳化硅MOSFET   暂态分析   桥臂串扰   栅极驱动器   安全工作区   开尔文源极  

摘要： 桥臂串扰指关断态开关管驱动端状态受到同一桥臂支路另一开关管开通或关断的干扰而产生扰动。相比于传统硅器件,碳化硅金属–氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)开关速度更高、驱动端可靠关断区间更小,因此,其桥臂串扰问题更加突出。为提高碳化硅MOSFET可靠性,有必要分析碳化硅MOSFET桥臂串扰发生过程和特点,并提出相应解决方案。为此,文中首先建立基于碳化硅MOSFET桥臂串扰电路模型,并分析该模型暂态过程;其次,基于分析结果建立桥臂串扰电压极值简化模型,并提出基于桥臂串扰问题安全工作区模型,然后,由此提出并设计具有桥臂串扰抑制功能的栅极驱动电路;最后,通过实验验证所提桥臂串扰模型的可行性,以及所提栅极驱动电路的有效性。

关键词： 简单电路   欧姆定律   跨学科实践   项目学习  

摘要： 跨学科实践是《义务教育物理课程标准(2022年版)》的一大亮点,与义务教育基础性和全面性的特点尤为契合.由于学校通常不会在物理课中开设此类课程,教师在教学中虽充满期待却苦于“无技可依”.以简单电路和欧姆定律的单元重构教学为统领,基于项目学习进行跨学科实践教学设计,并总结出有关建议为新课标的落实提供借鉴.

关键词： 注入脉冲源   寄生参数   电磁干扰  

摘要： 电力系统中常用脉冲注入的方式来研究电力传感器等二次设备受复杂电磁环境的影响,注入脉冲源前/后沿和幅值一般需要控制在2~50 ns和10~100 kV范围,但脉冲波形受开关器件的影响显著。因此,在此基于线性变压器驱动源的电路拓扑,研究了MOSFET器件的寄生参数对脉冲输出波形的影响。结果表明:栅源电容会减缓脉冲的前后沿,减小输出超调量,栅漏电容会引入电磁干扰(EMI),导致驱动振荡甚至失效,而主回路的能量损耗主要来源于PCB布线设计引入的寄生电感。在此研究基础上设计了扇形和矩形两种PCB布线方式,其中矩形布线的寄生电容较扇形结构减小了56%,寄生电感减小61%,驱动信号的振荡显著降低,单级模块的脉冲前沿时间为5 ns左右,输出幅值可达800 V,基于该模块的多级串联构成注入脉冲源能够满足二次系统抗EMI研究的需要。

关键词： SiC MOSFET   同步驱动   脉冲变压器   谐振   驱动功率  

摘要： 为实现全固态Marx发生器中多个SiC MOSFET开关的同步驱动,设计了一种基于脉冲变压器的驱动控制电路。多路驱动信号的同步性会影响到Marx发生器的输出波形参数,因此要求驱动信号具有快脉冲前沿、低抖动特点。根据SiC MOSFET驱动原理及要求,分析了SiC MOSFET驱动电路脉冲前沿的影响因素,分析计算其相关参数,进行仿真模拟验证。设计了共初级穿芯10级串联的脉冲变压器,初次级的匝数分别为1匝和9匝,次级经正负脉冲信号调理电路后驱动10级Marx电路。实测结果表明利用脉冲变压器原边漏感与谐振电容构成的谐振电路在断续模式下,驱动功率越大,脉冲前沿越快且同步性越好。该同步驱动电路的脉冲前沿为112 ns,脉宽1~10μs可调,频率10~25 kHz可调,满足固态Marx发生器参数调整需求。

关键词： SGT MOSFET   三层EPI   品质因数   击穿电压   比导通电阻  

摘要： 提出了一种三层外延(Epitaxy,EPI)结构的屏蔽栅沟槽金属氧化物半导体场效应晶体管(Shielded Gate Trench Metal-Oxide-Semiconductor Field-Effect Transistor,SGT MOSFET)设计方案。利用Sentaurus TCAD工具,将单层EPI结构调整为三层EPI结构,通过控制变量法拉偏三层EPI结构的外延层厚度、电阻率等参数,仿真分析其参数变化对SGT MOSFET性能的影响。仿真结果表明,在相同的原胞尺寸条件下,与单层EPI结构SGT MOSFET相比,三层EPI结构SGT MOSFET通过横向电场调制作用降低了纵向电场的峰值,击穿电压提高9.5%,比导通电阻降低15.6%,有效地提高了器件的电学性能。

关键词： 沟槽MOSFET   磷砷注入   耐压   阈值电压   导通电阻  

摘要： 为了降低沟槽MOSFET器件导通电阻,提出了在传统沟槽MOSFET器件体区注入N型杂质的方案,优化了体区杂质浓度分布,从而降低导通电阻。经仿真验证,选择N+源区注入后注入砷,在能量为300 keV,剂量为7×10^(12)cm^(-2)条件下,特征导通电阻能降低13%,阈值电压降低21.8%;选择接触孔刻蚀后注入磷,在能量为100 keV,剂量为4×10^(12)cm^(-2)条件下,特征导通电阻降低4.3%,阈值电压几乎不变。

关键词： 4H-SiC MOSFET   Miller电容   分裂栅MOSFET  

摘要： 介绍了一种在JFET区域采用浅槽N型重掺杂降低器件比导通电阻与开启损耗的1200 V碳化硅平面栅MOSFET器件。采用浅槽结构设计,减小了器件栅源电容C_(GS)及栅漏电容与栅源电容比值C_(GD)/C_(GS),降低了器件的开启损耗。浅槽下方采用的N型重掺杂使得器件反型层沟道压降明显提高,使器件获得了更低的比导通电阻。仿真结果表明,相比于平面栅MOSFET器件,开启损耗降低了20%;相比于平面栅MOSFET与分裂栅MOSFET,器件比导通电阻分别减小了14%和17%。

关键词： 碳化硅MOSFET   栅极老化   阈值电压   BP神经网络  

摘要： 针对碳化硅MOSFET运行工况复杂、易造成器件栅极老化、影响电力系统可靠性的问题,提出一种基于BP神经网络的碳化硅MOSFET栅极老化监测方法。以碳化硅MOSFET的阈值电压和体二极管通态压降作为栅极老化的敏感表征参数,设计、搭建测试实验平台,获取变测量条件下的电参数值,结合BP神经网络提取健康器件与老化器件样本数据间的特征差异,充分挖掘器件的可靠性信息。实验结果表明:该方法可对碳化硅MOSFET的栅极老化状态进行较为准确的检测和评估。

关键词： 电路分析   叠加定理   平均功率   仿真实验  

摘要： 阐述使用Multisim软件对电路进行仿真实验的过程,探讨基于叠加定理的电路平均功率计算适用特性,包括对直流电路,正弦交流电路中的同频正弦交流电路、多频正弦交流电路的分析。

关键词： 叠层绝缘体上硅(SOI)   热载流子效应   背栅偏压   TCAD仿真   界面陷阱电荷  

摘要： 叠层绝缘体上硅(SOI)器件通过调节背栅偏压来补偿辐照导致的阈值电压退化,对于长期工作在辐射环境中的叠层SOI器件,热载流子效应也是影响其可靠性的重要因素。因此,采用加速老化的方法研究了叠层SOI NMOSFET在不同背栅偏压下的热载流子效应。实验结果表明,在负背栅偏压下有更大的碰撞电离,而电应力后阈值电压的退化却随着背栅偏压的减小而减小。通过二维TCAD仿真进一步分析了不同背栅偏压下的热载流子退化机制,仿真结果表明,背栅偏压在改变碰撞电离率的同时也改变了热电子的注入位置,正背栅偏压下会有更多的热电子注入到离前栅中心近的区域,而在负背栅偏压下则是注入到离前栅中心远的区域,从而导致正背栅偏压下的阈值电压退化更严重。